EO_510

ANALOG DIGITAL CONTROL Errori di implementazione: gli errori di implementazione sono trascurabili in un controllore digitale. Ciò è dovuto al fatto che l’elaborazione digitale dei segnali di controllo utilizza valori numerici memorizzati per le operazioni di addizione e moltiplicazione, mentre i componenti analo- gici devono fare i conti con gli errori imputabili alla deriva termica e la scarsa e poco affidabile precisione di resistori, condensatori e induttori. Inoltre, le impostazioni delle co- stanti di tempo di un controllore digitale sono facilmente modificabili via software, mentre per un controllore ana- logico il numero delle costanti di tempo è fisso. Le mo- difiche del controller digitale possono essere effettuate al volo, consentendo allo strumento di adattarsi alle varie condizioni di carico e di migliorare l’efficienza comples- siva del test. Flessibilità: i controllori analogici sono poco flessibili. Una volta completata la progettazione hardware, le modifiche alla scheda PCB sono lunghe e costose. Con un controllo- re digitale, le modifiche sono facili da implementare, fino alla sostituzione totale del codice. Inoltre, non sussistono vincoli sulla forma o sulla struttura del controllore digitale ed la realizzazione di strutture complesse che prevedono opzioni aritmetiche aggiuntive non crea alcun problema. Velocità: le prestazioni di calcolo continuano a crescere in modo esponenziale. Questo rende possibile il campiona- mento e la gestione dei segnali a velocità molto elevate, mentre l’intervallo tra i campioni continua a ridursi sem- pre più. Le prestazioni di un moderno controllore digitale sono equivalenti a quelle di un sistema di monitoraggio analogico continuo. Costo: grazie ai progressi nella produzione di semicondut- tori, il costo dei circuiti integrati continua a diminuire, rendendo i controllori digitali più economici, anche per applicazioni piccole e a basso costo. Problematiche dell’implementazione analogica per i controller digitali L’ADC e il DAC si trovano ai confini tra il dominio ana- logico e quello digitale, entrambi con caratteristiche elettriche diverse. Il “trucco” consiste nello scoprire le specifiche complementari tra i due dispositivi, in modo da consentirne la coesistenza nello stesso sistema. Dal punto di vista del throughput del sistema, è fondamen- tale definire le caratteristiche di velocità e rumore del trasferimento complessivo. Le stime di temporizzazione di ADC e DAC La throughput rate (o data rate, ovvero la quantità di tempo impiegata per completare una conversione) di un ADC è espressa in MSPS (Mega samplesper second) o ksps (Kilo samples per second). Il tempo di throughput in frequenza (Hz) è l’inverso della velocità di throu- ghput in secondi. Il tempo di throughput è il tempo necessario al convertitore per campionare, acquisire, digitalizzare e preparare la conversione successiva. Questo tempo è anche il tempo minimo di conversione in un’applicazione di conversione continua. Le unità di specifica definiscono la velocità di conversione di una parola di uscita completa. A esempio, se l’ADC dispone di un pin di uscita seriale digitale e il convertitore ha 24 bit, l’intera conversione a 24 bit dell’ingresso analogi- co viene trasmessa prima dell’inizio della conversione successiva (Fig. 3). Un ADC con specifiche di 2 Msps fornisce in uscita una parola completa ogni 500 ns. Purtroppo, questo singo- lo campione di conversione non permette di avere un quadro completo di un segnale di ingresso analogico. In base al teorema di Nyquist, l’ADC deve produrre un minimo di due campioni per generare il segnale di in- gresso analogico. Quindi, per soddisfare il teorema di Nyquist, questo processo richiede un tempo pari a 1 µs 2x500 ns). Si tratta del numero minimo di campioni necessario per creare la struttura del segnale analo- gico. Per ricreare un segnale analogico in digitale sono preferibili quattro o otto campioni. Passando alle specifiche del DAC, il tempo di asse- stamento della tensione di uscita del DAC è il tempo necessario alla tensione di uscita per assestarsi a un Fig. 3 – Lo schema di temporizzazione dell’ADC illustra il numero di codici digitali accettati dal convertitore (Fonte: Analog Devices) ELETTRONICA OGGI 510 - MAGGIO 2023 32