EMB_88

EMBEDDED 88 • MAGGIO • 2023 32 tipo sub-array colloca ogni bit di una parola in diversi blocchi fisicamente separati della SRAM. La realtà è che non si conosce il layout fisico, necessario per imple- mentare correttamente un test a scacchiera. Proprietà e limiti del test a scacchiera L’approccio presumibilmente più semplice per l’imple- mentazione di un algoritmo a scacchiera consiste nel- lo scrivere alternativamente il valore 0xAA (assumen- do parole di dati da 8-bit) nel primo indirizzo e 0x55 nell’indirizzo successivo fino a quando tutti gli indirizzi sotto test siano stati riempiti con il pattern a scacchiera di uni e zeri. Il pattern viene quindi verificato per rile- vare eventuali errori DC o di accoppiamento tra celle vicine. Il processo viene quindi ripetuto utilizzando il pattern inverso. Come già indicato, c’è un problema: un pattern a scacchiera nel layout logico della memoria potrebbe non essere un pattern a scacchiera nel layout fisico sottostante come mostrato nella figura 3. Può sembrare ovvio compensare la differenza tra il layout logico e quello fisico, ma le informazioni neces- sarie sono raramente disponibili nel datasheet del di- spositivo. A questo punto bisogna decidere cosa fare. Si potrebbe ad esempio accettare una copertura inferiore: dopo tutto, la diagnostica coprirà ancora i guasti DC e alcuni errori di accoppiamento tra bit vicini. Oppure si potrebbe richiedere il layout al fornitore del circuito integrato e creare un’implementazione personalizzata del test a scacchiera per ogni dispositivo o ancora sele- zionare un altro algoritmo. Una volta consapevoli del potenziale difetto del test a scacchiera, è possibile prendere una decisione infor- mata. Algoritmi alternativi per il test run-time della SRAM Le tecniche di test della memoria proposte nella IEC 60730 per il livello di sicurezza Class C hanno una co- pertura di rilevamento dei guasti più elevata, ma que- sti sono algoritmi che rientrano in quelli che possono essere considerati algoritmi di test di produzione: im- piegano più tempo per essere eseguiti, rilevano anche tipi di errore più rari, ma in genere distruggono i dati memorizzati nella SRAM in quanto operano sull’in- tera memoria e non a livello di sotto-blocchi. Per tali motivi non risultano particolarmente apprezzati nei progetti embedded. Un’alternativa potrebbe essere rappresentata dagli algoritmi March ibridi adattati dagli algoritmi March utilizzati in produzione: questi algoritmi sono disponibili in implementazioni ottimiz- zate per memorie WOM e forniscono un’elevata co- pertura di test. Inoltre, questi algoritmi March ibridi possono essere implementati per essere eseguiti su se- zioni sovrapposte più piccole della SRAM, per evitare di cancellare tutti i dati nella SRAM contemporanea- mente: ciò significa che è possibile evitare un riavvio del sistema embedded. Lo svantaggio degli algoritmi March è il maggior onere computazionale rispetto ai tradizionali algoritmi a scacchiera, ma questo è un co- sto che può essere richiesto nei sistemi safety critical. Se si desidera prendere in considerazione l’ipotesi di utilizzare un test March al posto di un test tradizio- nale a scacchiera, è possibile trovare tale implemen- tazione da alcuni fornitori di microcontrollori. Micro- chip è una delle aziende che offre l’implementazione ottimizzata delle prestazioni di un algoritmo March C come parte delle librerie di diagnostica software. L’implementazione Microchip supporta il test dell’in- tera SRAM, normalmente eseguito all’avvio solo per ottenere la massima copertura del test, e anche il test di blocchi di memoria più piccoli, destinati a ridurre l’impatto in tempo reale sull’applicazione. L’imple- mentazione può essere scaricata gratuitamente dal sito Web di Microchip come parte della libreria IEC 60730 Class B. L’implementazione è per microcontrol- lori PIC e AVR ma può essere trasferita su altre MCU Microchip. Maggiori informazioni su IEC 60730 Class B test sono disponibili all’indirizzo: https://www.microchip.com/ PIC-AVR-IEC60730 . Fig. 3 – Schema dati della SRAM logica vs SRAM fisica HARDWARE | SRAM TESTS