EMB_88

EMBEDDED 88 • MAGGIO • 2023 30 D urante la progettazione di sistemi safety criti- cal, gli standard internazionali di sicurezza sono par- ticolarmente importanti al fine di selezionare i proces- si appropriati e le tecniche adeguate per rilevare ed evitare guasti potenzialmente anche molto pericolosi nel prodotto finale. Gli standard assicurano la possi- bilità di non incorrere nelle stesse “trappole” in cui in precedenza si erano imbattuti degli esperti della si- curezza. Tuttavia, il pericolo insito degli standard è rappresentato dal fatto che questi danno per scontato il fatto che i progettisti abbiano una conoscenza detta- gliata dell’hardware sottostante, come può essere un microcontrollore, il che potrebbe portare i progettisti meno esperti nelle problematiche legate alla sicurez- za a implementare progetti non sicuri. Ad esempio, lo standard IEC (International Electrotechnical Commis- sion) 60730 raccomanda l’uso di un test di memoria a scacchiera (checkboard test) per rilevare i guasti DC nelle memorie variabili per il software in Classe B, un’operazione più impegnativa di quanto non possa in realtà sembrare. Questo articolo descrive come la differenza non docu- mentata tra il layout logico e quello fisico della SRAM può indurre a implementare inavvertitamente test di memoria come l’algoritmo a scacchiera in modo erra- to. Le informazioni necessarie in genere non sono di- sponibili nei datasheet dei microcontrollori standard, ma fortunatamente ci sono algoritmi di test della me- moria che non sono influenzati dalla differenza tra i 2 layout della SRAM. Perché testare la SRAM per difetti in fase di run- time Le memorie SRAM ovviamente sono testate in produ- zione dal fornitore del circuito integrato e i prodotti che presentano difetti non vengono spediti ai clien- ti. Tuttavia, i difetti hardware casuali potrebbero, e sicuramente accadrà, palesarsi durante tutta la vita dell’IC: questo è, appunto, uno dei motivi per cui è ne- cessario testare l’hardware in un microcontrollore in fase di run-time per applicazioni safety critical. Test a scacchiera della memoria Gli standard di sicurezza come IEC 60730 (H.2.19.6.1) suggeriscono che un algoritmo a scacchiera possa es- sere utilizzato per identificare alcuni difetti (guasti DC) nella SRAM per le applicazioni che devono rispettare Progettazione di sistemi embedded safety critical Un’analisi delle problematiche da affrontare nell’implementazione del rilevamento dei guasti run-time delle SRAM (Static Random Access Memories) utilizzando algoritmi checkerboard Henrik Nyholm Safety software engineer in the PIC and AVR applications group Henrik Nyholm Jacob Lunn Lassen Technical business development manager for safety critical systems Microchip Technology HARDWARE | SRAM TESTS